次世代DRAM (2D-OCTRAM)回路設計エンジニア_K2644

職務内容

採用背景

新規高速メモリ「2D-OCTRAM」を基礎研究の段階から、各種製品に搭載可能な状態にする研究開発をしており、新たに「設計技術研究開発部 2D-OCTRAMチーム」を立ち上げました。次世代メモリの製品化を確実に達成するための体制強化として、回路設計のコア人材を募集します。

組織のミッション

研究所の新規メモリの設計検討と回路設計をミッションとする部に属する当グループではOCTRAMの回路設計を担当しています。製品レベルの設計を開始し、製品設計につなげていくことがミッションになります。設計経験の浅いメンバーも多い新しいチームを立ち上げるため、積極的にコミュニケーションを取り、お互いを高め合いつつ、回路設計を進めていけるチームを構築しています。

お任せする業務

新設された2D-OCTRAMチームにおいて、特定の回路ブロック(周辺アナログ回路、周辺ロジック回路、または高速IO/メモリーインターフェース回路)の主担当として、仕様策定から回路設計、シミュレーション検証までの一連の業務を担っていただきます。

国内外のデバイス開発者と対等に議論しながら、回路が物理的に動作するための「境界条件(仕様の閾値)」をご自身で定義し、設計を牽引していく役割をお任せします。

具体的な仕事内容

A)デバイス物理層との連係による仕様策定・境界条件の定義：

デバイスエンジニアから共有されるメモリセルの物理特性(評価・シミュレーションデータ)に基づいた、次世代メモリアーキテクチャが製品レベルで動作するための電気的・時間的境界条件の定義、および周辺回路に対する仕様策定とマージン設計。

B)新規メモリ向け周辺回路・ロジック回路のトポロジー考案およびカスタム設計：

2D-OCTRAMの高速・低遅延特性を最大化するための、周辺アナログ回路(センスアンプブロック等)や周辺デジタル回路(デコーダ・ロジックブロック等)の最適な回路トポロジーの考案・検討、および各種EDAツールを用いたカスタム回路設計の主導。

C)PVTコーナーおよび最悪条件を想定した高精度回路シミュレーション・波形検証：

HSPICEやPrimeSimなどの最先端EDA環境を駆使した、PVT(Process / Voltage / Temperature)コーナー条件や製造ばらつき(モンテカルロ解析等)を包括的に考慮した過渡解析・ノイズ解析、およびチップ全体のロバスト性を担保する波形検証。

D)レイアウト依存効果(LOD等)の抑制に向けた設計指示およびポストシミュレーション：

LOD(Layout Dependent Effect)や微細化に伴う各種寄生効果をあらかじめ考慮したフロアプランニング・配置配線の設計指示、および寄生RC抽出(PEX)後のポストレイアウトシミュレーションを通じた理想回路とのギャップ検証・補正。

E)シャトル試作実機データに基づく回路の最適化・フィードバックループの推進：

ファブリケーションされた試作実機チップの測定・評価レポートに基づく、実測値とシミュレーションモデルとの相関分析(ギャップ解析)と、その知見の回路トポロジーや設計手法へのフィードバックによる製品化へのブラッシュアップ。

F)技術ノウハウの共有とメンタリングによるチームの技術的底上げ：

立ち上げ期にある新設組織のコアメンバーとして、自身が培ってきたLSI設計・検証の知見(高度な波形解析、トポロジー選定の思想など)の若手メンバーへの伝承、およびピアレビューや勉強会を通じたチーム全体の研究開発力最大化への貢献。(※管理職採用の方のみ)

[従事すべき業務の変更の範囲]

(雇入れ直後)上記の通り

(変更の範囲)その他会社が指示する業務

使用ツール

Synopsys社・Cadence社の回路設計ツール

• Virtuoso(アナログ/カスタム回路)
• IC compiler(デジタル/ロジック回路)
• HSPICE(小〜中規模のアナログ回路)
• PrimeSim(大規模なメモリ・ミックスド回路)等

業務のやりがい・魅力

新規メモリの研究開発は、成功すれば世界に大きなインパクトを与えることが出来ます。設計者も単に回路設計に集中するのではなく、デバイスエンジニアとも議論を重ねながら自ら境界条件を設定して開発を進めていくことになります。自由度が高いので幅広い知識と経験を活かすチャンスがあり、新しいことを学ぶチャンスが豊富にあります。

技術優位性

IEDM/ISSCC等の著名な学会で研究開発の成果を発表しています。3Dフラッシュメモリでシェアがトップグループであるキオクシアの規模と技術力をベースに進める新規メモリの研究開発に設計の立場から関わることが出来ます。

キャリアパス

まずは特定の回路ブロックの主担当として製品化にコミットしていただいた後、将来的には2D-OCTRAM全体のアーキテクチャ設計や、さらに次世代のメモリ方式定義を主導するエンジニアへの道が開かれています。 また、新設チームの拡大・組織化に伴い、技術リーダーやマネジメント職として組織を牽引するポジションを目指すことも可能です。

先端研究所という環境で、デバイス物理にも精通したフルスタックな回路設計エンジニアへと成長ができます。

職場環境

• 平均残業時間：20時間/月
• 在宅勤務：1～2日/週程度※週２以上の出社を推奨
• 開放的な雰囲気のなか、業務に集中できる環境が整っており、チーム全員が一体となって問題解決に取り組む姿勢が根付いています。
• 構内には、社員食堂やコンビニも完備されております。

入社後の教育／OJT 一例

• キャリア入社者用技術教育プログラム(フラッシュメモリ技術、SSD技術等の各技術分野の講座)
• 新人向けの横断教育プロジェクト(研究論文の読解会)
• 部門内チームミーティングでの勉強会
• 装置メーカー、パーツメーカーによる勉強会
• 他工場の見学 など

参考記事

• 新型DRAM (OCTRAM) の実現へ向けた、微細な縦型酸化物半導体トランジスタの信頼性改善
• 職種紹介をみる(製品開発・回路設計)
• 社員インタビューをみる(メモリ事業部)
• 社員インタビューをみる(SSD事業部)
• 企業情報をみる
• 福利厚生・人材育成を知る
• 採用情報をみる
• オフィス風景をみる
• キャリア採用サイトをみる

応募資格

必須要件

トランジスタレベルの回路設計の経験(3年以上)

歓迎要件

• メモリ設計/評価の経験
• 高速IO/メモリインターフェ―ス回路設計の経験
• DRAM設計の経験
• 語学力(英語・中国語)

学歴

大卒以上

待遇

• 給与：月給33.3万～80万円（想定年収 550万～1260万円）

• 雇用形態：正社員(試用期間2か月、契約期間の定めなし)

年収例

• 950万円／36歳（既婚・子2人／月給53万円＋各種手当＋賞与）

• 680万円／28歳（独身／月給39万円＋各種手当＋賞与）

• 勤務時間 ：8時30分～17時15分(※休憩時間60分、フレックスタイム制)
• 休日・休暇 ：年間休日125日(2026年度)、完全週休2日制(土日)、

祝日、ＧＷ、夏季、年末年始、有給休暇、赴任休暇、介護休暇、妊娠保護休暇、看護等休暇等

• 諸手当：次世代育成手当

(18歳未満の扶養対象児童一人あたり15,000円/月)

住宅費補助、通勤手当、時間外勤務手当、在宅勤務手当等

• 寮・社宅：独身寮、単身寮、家族社宅
• その他：昇給年1回、賞与年2回(7月、12月)、交通費支給(規定による)、

在宅勤務制度、財形貯蓄制度、企業年金制度、従業員持株制度、健康保険、雇用保険、労災保険等

勤務地

Web面接実施中

横浜テクノロジーキャンパス(神奈川県横浜市栄区)

• JR大船駅徒歩7分

敷地内禁煙(但し屋内喫煙可能場所あり)

[就業場所の変更の範囲]

(雇入れ直後)上記の通り

(変更の範囲)会社が指定する場所